#1·veripowerchipweaver4自动化硬件设计流程,从自然语言规格生成Verilog RTL,经UVM验证到EDA前端签核。$ dsh plugin --profile web add github:chipweaver/veripower◷ 任务与自动化